# (19)日本国特許庁 (JP) (12) 公開特許公報 (A) (11)特許出願公開番号

# 特開平8-18021

(43)公開日 平成8年(1996)1月19日

FΙ (51) Int.Cl.6 識別記号 庁内整理番号 技術表示箇所 H01L 27/118 HO3K 19/0948 9199-5K 19/173 HO1L 21/82 H 0 3 K 19/094 審査請求 未請求 請求項の数3 FD (全 8 頁) (71)出願人 000004226 (21)出願番号 特願平6-174730 日本電信電話株式会社 (22)出願日 平成6年(1994)7月4日 東京都新宿区西新宿三丁目19番2号 (72)発明者 武藤 伸一郎 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 松谷 康之 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内

(72)発明者 重松 智志


(74)代理人 弁理士 長尾 常明

# (54) 【発明の名称】 ゲートアレイ型集積回路

### (57)【要約】

【目的】 MT-CMOS回路をゲートアレイ型集積回 路で実現可能にすること。

【構成】 低しきい値電圧のMOSトランジスタからな る第1基本セル2を用いたセルアレイに隣接して、高し きい値電圧のMOSトランジスタからなる第2基本セル 3を配置して、ゲートアレイを構成する。



東京都千代田区内幸町1丁目1番6号 日

本電信電話株式会社内

#### 2

### 【特許請求の範囲】

【請求項1】電界効果トランジスタで構成された第1基本センシ、該第1基本セルを構設する電界効果トランジスタよりもしきい値電圧の維体値ができい電界効果トランジスタで構成された第2基本セルからなり、

上記第1基本セルで少な。とも1つつセルアレイを形成するとともに、上記第2翡なセルで少なくもと1つの他のセルアレイを形成し、上記第1基本セルからなるセルアレイの左右上下のいずわかの端、左右両方の端、上下両方の端、左右上下全て○端、又は四部に、上記第2基本セルからなるセルアレイを確接して配置したことを特徴とするゲートアレイ型集積回路。

【請末項2】上記第1基本セルで論理回路群を形成し、 上記第2基本セルで該論理回路群へ中電像供給を制御する電源制御回路を形成したことを特徴とする請求項1に 記載のデートアレイ型集積回路。

【請本項3】上記第1基本セルを構成するトランジスタで形成され、第1、第2電源端子を有する論理回路群レ」

上記第2基本セルを構成するトランプスタで形成され、 上記論理回路群への電源供給を制御する第1及びデ又は 第2電療制御回路と、

上記論理回路群への電源供給係となる第1、第2実電源 線と、

第1及び/又は第2疑似電源線とから構成され、

上記論理回路群の上記第1電漁端子に上記第1疑似電源 線を接続するとともに、上記第1疑似電源線と上記第1 実電源線との間に上記第1電源制御回路を接続し、

上記論理回路群の前記第2電魚端子に、直接的に上記第 2電視線を接続し、又は上記第2疑似電視線に接続する とともに上記第2疑似電源線と上記第2実電視線との間 に上記第2電源制御回路を接続したことを特徴とする請 求項1に記載のゲートアレイ型集積回路。

#### 【発明で詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、ゲートアレイ方式で構成される半導体集積回路に係り、特に低しきい値電圧のトランジスタと高しきい値電圧のトランジスタで構成される低電圧高速動作用CMOS回路対応のゲートアレイ型集積回路に関するものである。

# [0002]

【使来の技術】ゲートアレイ市式の知真体集積回路は、 子外半導体ウエー上に複数のトランデスや素子よりなる 基本センをマトリクス和に並べており、その基本セルを 各々配線で結ぶことより、所願の田路機能を実現するも つであり、短期間で集積回路が得るわるという利点がある。

【0003】図10に使来のゲートアンイのLSIチッ 線VDDと見なすことができる。このでき、密電位総の プ110概略図を示す(許考文献「ULSI設計技 電流線VDDVに接続された論理国路14は低しきい値 行と、管野卓雄監修、電子情報通信学会)。このLSI 50 電圧のMOSトランジスをQ21、Q24で構成されて

チャプ11の中央部には基本セレ12がマトリクス状に並べられてセルアレイ12Aが構成され、周辺知じは外部10インターフェースを行なう入出もバリフィ用セル列13が配置されいている。

【0004】図11に従来から用いられているCMOS型プートアレイ型の1つの基本セル12を示す場である。Q11、Q12はPチャンネル型のMOS電界効果トランジスタ(以下、MOSトランジスタ上呼ぶ。)、Q13、Q14はNチャンネル型のMOSトランジスターであり、いずれも論理デートを構成するトランジスタとして用いられる。

【0.0.0.5】ここでは、P 型基板内にトランプスタを作り込む例で説明しているため、P チャンネッMOSトランプスタQ11、Q12はn 当エル121次に形成される。1.2.2はP チャンネッMOSトランジスタのソース又はF レインとして機能するp で 領域、1.2.3はN チャンネルMOSトランジスタのソース又はF レインとして機能するn で 領域、1.2.4はF 一ト電極である。

【0006】トランドクタQ11とQ12はサイブが異 20 なる場合もあるが、デーイフ特性に重けな影響を与える しきい値電圧は同し値に設定されている。トランジタタ Q13とQ14についても同様である。

【0007】図12に2人力NANDゲートを実現する場合の結線例を、図13にその等価回路を示す。図12における無丸即はMOSトランジフタのソーフ、ドレイン、又はゲート電極へのコンタクト位置を示す。また、A1、A2は入力端子、Yは出力端子、VDDは高電位医電源線、VSSは低電位医電源線である。

【0008】 りころで、近年、各種の電子機器の携帯化 30 の要求に応えるべく、半導体集種回路の低電圧動作化が 進められている。そのための技術として、電子情報通信 学会1994年春季大会講演論で集第5分冊5-195 質に示されているMT-CMOS (Multi-Threshold CM のS) 回路を任として図14に示す。

【0009】図14において、論理団路(2月カNAN Dゲート)14を構成するトランシストQ21~Q24に低しきに値電圧のトランジスタである。論理団路14の高電位便の電源端子は高電位疑似電池線VDDVに接続され、低電位側の電源端子は低電位実電池端子VSSのに接続される。高電位疑似電池線VDDV上高電位実電池線VDDとの間には高しきに値電圧の電池制御用のMOSトランジスをQH11が接続される。そして、このMOSトランジスをQH11でデートには、電源制御用のMOSトランジスをQH11でデートには、電源制御用のストーで信号S1が大きれる。

【0010】動作時には、フリーデ使けSLを低電位に セットする。これによってPMOSトランジフをQHI 1は導通し、高電位疑り常便無VDDVは高電位実電源 線VDDと見なすことができる。このでき、密電位軽り 電源線VDDVに接続された論理回路14は低しまり値 電圧のMOSトランジフをQ21、Q24で構放されて いるため、1 V以下の極低電圧でも高速に動作する。 - 枕すると

【0011】一般的にMOSトランジスタは、そうしきい値電圧の絶体値を下げるとリーク電流に増上能力が低下し、フタンノ/時(運断時)の電流が増工すると、う問題がある。MT-CMOS回路技行ではフリープ制御と呼ばれる電力制御機能を導入し、本問題を回避している。すなわち、回路を動作させないスタイパイ時には回路をフリーブ状態にする。具体的には、フリーブ信号SLを高電位にし、PチャンネルMOSトランジスタQH11が接触にする。この結果、高電位実電漁線VDDと低電位実電源線VSSとの間に、遮断された高しきい値電圧のPチャンネにMOSトランジスタQH11が接まれるので、低しきい値電圧のMOSトランジスタQ21、Q24で発生するであるテフタンパイリーク電流を力とトすることができ、超低電力特性を実現できる。

【0012】このように、MT-CMOS回路技術は低電圧高速回路技術として有望視されているが、本四路を実際でLSIで選集するためには、1つのLSIチップ上で高しまい値電圧のトランジスタと低しまい値電圧のトランジスタが混在していなければならない。

#### [0013]

【発明が解決しようとする課題】しかしながら、簡易な LSI実現法として広。利用されている従来のゲートア レイでは、Pチャンネキ型MOSトランプスタ、Nチャンネル型MOSトランプスタともに、各を単一のときい 値電圧のMOSトランプスタからなる基本セスをアンイ 状に配置し、構成されているだけであった。

【0014】本発明の目的は、ゲートアレイの利用率を低下させることなく、異なるしきい値電圧の複数種の電界効果トランジスタを使用したMT-CMOS回路技術を実現可能にしたゲートアレイ集積回路を提供することである。

#### [0015]

【課題を解決するための手段】この目的達成でために本 発明のゲートアン/型集積回路は、電界効果トランジス タで構成された第1基本セルと、該第1基本セルを構成 する電界効果トランジスタよりもしきに頂電圧の絶体値 が大きに電界効果トランジスタで構成された第2基本セルからなり、上記第1基本セルですな。とも1つのセル アレイを形成するとさらに、上記第2基本セルで少なく もと1つの他のセルアレイを形成し、上記第1基本セルからなるセルアングの左右上下のいすれかの婦、左右両 方の始、上下両方の場、左右上下全てつ場、又は四部 に、上記第2基本セルからなるセルアングを確接して配 置して構成した。

【0016】本発明では、上記第1基本センで論理回路 群を形成し、上記第2基本センで試論理回路群への電源 供給を制御する電源制御回路を形成することが好ました。

【0017】また、本発明では、上記第1基本でもを構 50

校するトランジスタで形成され、第1、第2電源端子を 有する論理回路群と、上記論理回路群へつ電源供給を制 のする第1及び一次は第2電源制御回路」、上記論理回 路群へつ電流供給源となる第1、第2実電源線と、第1 及び一尺は第2器似電流線とから構成し、上記論理回路 群の上記第1電源端子に上記第1疑似電流線を接続する 、ともに、上記第1疑似電源線と上記第1電源線との 間に上記第1電源制御回路を接続し、上記論理回路群の 上記第2電源端子に、直接的に前記第2電源線を接続

4

・、又は上記第2類似電源線に接続することもに上記第 25個句像線と上記第2実電源線との間に上記第2電源 制御団路を接続することが好ましい。

#### [0018]

【作用】本条明では、低しきい値電圧の電界効果トランジスタをもつ第1基本セルからなるセルアレイに対して、高しきい値電圧の電界効果トランジスタをもつ第2基本セルからなるセルアレイを隣接配置することにより、ゲートセルアレイでのセル利用率を低下させることの、、高しさい値電圧のトランジスタと低しきい値電圧のトランジスタと低しきい値電圧のトランジスタを利用したMT~CMOS回路を実現できる。

## [0019]

【実施例】以下、本発明の実施例を説明する。図1はその第1の実施例のゲートアンイ集積回路のLSIチップ 1 の概略図である。2は第1基本セルであり、低しさい 値電圧のMOSトランジタを構成される。3は第2基本サイであり、高しさい値のMOSトランジタを構成される。第1基本セル2はマトノクス状に配列されてセイアンイ2A、2B、2Cを構成する。その各セルアンイ2A、2B、2Cには、第2基本サル3からなるセルテンイ2A、2B、2Cには、第2基本サル3からなるセルテンイ2A、2B、2Cには、第2基本サル3からなるセルテ (セルアレイ) 3A、3B、3C、3Dが隣接して配置される。また、外部にのインターフェーフを行なら入 比力バッファ用セ・列4がLSIチップ1の原送部に配置されている。

【0020】図2は第1基本セル2を示す区である。Q 1、Q2はPチャンキ:型のMOSトランジスタ、Q 3、Q4はNチャンキン型のMOSトランジスをであっ て、いずれのときい値電圧も低ンベルである。例えば、 40 PMOSトランジスをQ1、Q2は一0、2V程度、N MOSトランジスをQ3、Q4は0、2V程度に設定さ もでことがある。

【0021】ここでも、P型基板内にトラ、ジスタを作り込む例で説明しているため、Pチャンキ:MOSトランジプタQ1、Q2はnウエト201円に形成される。 202はPチャンキンMOSトランジプタのプース又はドンブンとして機能するp<sup>\*</sup>領域、203はNチャンネンMOSトラージプタのソース又はドンブンとして機能するn<sup>\*</sup>領域、204はアート電極である。

7 【0022】回3は第2基本セン3を示す区を5。QH

` · ·

基本セキ3からなるセキ列(セ:アレイ)3A、3Dを 設けた例を示である。他は図1に示した第1実施例のも のと同様である。

6

1. QH2はPチャンネル型 0MOSトランジフタであって、しまい値電圧は高レバキであり、例えば、-0、 1 V程度に設定されることがある。

【0028】 図7は第3 実施例のLSIチップ1の概略を示す図である。これは、図6に示したものと同様に第1 基本セッ2からなる1つのセンアレイ2 Eを中央にむ 置するが、その左右両端に第2 基本セル3からなる2 列のセル列(セルアレイ)3 E、3 Fを設けた例を示である。他は図1に示した第1 実施例のものと同様である。このセン列3 E、3 Fは3 列以上のセル列であっても共

【0023】ここでも、P型基板のにトランディを作り込む例で説明しているため、PチャンネンMOSトランデスをQH1、QH2はnウエ4301円に平成される。302はPチャンネルMOSトランディをコピース又はドレインとして機能するpで 領域、303にデート電線である。

【0029】この場合、より多いの高しきい値電圧のトランジスタが使用できる。具体的には、図5の回路において、高しきい値電圧のPチャンネルトランジスタのサイスを実効的に大きくできる。このように、高しきい値電圧のトランジスタのサイスを実効的に大きくできる。このように、高しきい値電圧のトランジスタQH1、QH2のサイスが大き、なれば、高電位疑似電纜線VDDVへの供給電流能力が向上するため、MT-CMOS回路のより高速20 な動作が可能となる。

【0024】以上のように、子オインのLSI手って1 10 内に低しさい値電圧のトランジスを割と高しさい値電圧 のトランジスを割また固定して形成しておけくらによ し、高しさい値電圧のトランジスを力低しさい値電圧の トランジスタを利用するMT-CMOS回路技術に対応 したゲートアレイ型集積回路が実現できる。

【0030】図8は第4の実施例のLSIチェブ1の概略図である。ここでは、高しきに使電圧のトテンシスタで構成される第2基本セル3によるセル列(ウィアレイ)3G、3Hを、第1基本セル2によるセルアンイ2Fの上下端部分に隣接して配置している。

【0025】図4は図1内の円で囲った部分Aで結線例 を示す区である。ここでは、第1基本セル2でNAND ゲートを構成し、MT - CMOS回路化することを考え る。図4において、A 1 ′、A 2 ′ は第1論理回路(N ANDデート」の入力端子、Y' は出力端子であり、ま たA1、A2は第2論理回路(NANDゲート)の入力 端子、Yは出力端子である。Q1′、Q2′、Q1、Q 2は各々第1基本セル2内のPチャンネルMOSトラン ジスタ、Q 3′、Q 4′、Q 3 、Q 4 は名々第 1 基本セ か2内心NチャンネルMOSトランデスタであり、これ らのトランジスタは低しきい値電圧のもどである。QH 1、QH2はjもに第2基本セル3円のPチャ:ネルM OSトランジスタであり、これらのトランジスタは高し きい値電圧のものである。黒丸印はピース、ドレイン、 又はゲート電極へのコンタクト位置を示す。また太実線 は1層目配線を示す。5は高電位実電源線VDDの2層 目の配線(点線で示す。)、6はこの2層目配線5と1 層目配締との間のヌニホールである。

【0031】図9は図8の丸で囲んだB部分の等価回路 図である。この図9に示すように、第2基本セ13によ もセ1列3Gを第1基本セA2によるセルアレイ2Fの 上部分に隣接配置しても、MT-CMOS回路を構成す 30 ることができる。下部分に隣接配置しても同様である。 また、関係しなかったが、この第2基本セ13は端部の みでな、中央部分に隣接配置させることもできる。

【0026】区 5 は図 6 の構成で等価回路を示す回路区である。第1 基本セル2で構成される第1、第2 論理回路 7、7年は、高電位疑収電源線VDDV上低電位医電源線VBDV上低電位医機械され、1 の高電位疑収電源線VDDとの間に、第2 基本セル3で構成される電源制御回路 8 が接続される。ここでは、電源制御回路 8 は P チャンネルMOSトデニアクタ QH1、QH2 の並列接続によるトデニアファデートでからなり、フェーブ信号 S L によりその導通。 デビが制御される。フェーブ信号 S L によりその導通。 デビが制御される。ファーブ信号 S L が低電位のとう違通して電源供給を行ない、高電位のとき運送して電源供給を停止する。このように、第1 基本セル2 により第1、第2 論理回路 1、7 の部分が構成され、第2 基本セルはより電源制度回路 8 の部分が構成される。

【0032】なお、上部実施例はいずれも第2基本中よるをPチャンネ 1 MOSトテン、スタで構成したものだけを示したか、逆に高しきい値電圧のNチャンネ 1 MOSトテンジスタのみで構成することもできる。このときは、上記高電位疑似電源線VDDVに代えて低電位疑似電源を設けて、第1基本セ 1 2 C トランジスタからなる論理回路群の高電位側の電源端子を高電位実電源線VDDに接続し、低電位側の電源端子は低電位疑似電源線VDDに接続し、低電位疑仰電源線、低電位実電源線VSSとの間に第2基本センに高しきい値電圧のNチャンネスMOSトテンジスタののなる電流制御回路を接続する。そして、電源制御回路にNチャンプスをのゲートには、前述にスリーで信号SLを反転した信号を印加する。

【0027】図6は第2実施例のLS1千 で1つ概略 を示す図である。これは、第1基本セン2からなる1へ ラセンアンと2Dを中央に配置し、そうたり同時に第2 50 【0033】また、第2基本や13として、第1きに値 電圧のPチャンネルMOSトラレビスタと高しまい値電 圧のNチャンネルMOSトランジスタを混在させた構成 (第1基本で423回帳の構成)をおることもできる。 <del>--</del>

このときは、高電位疑似電源線VDDVと低電位疑似電 頒を設けて、第1基本セル1のトランジスタからなる論 理回路群の高電位側の電源端子を高電位疑は電源線VD DVに接続するとともに低電位側の電源端子を低電位疑 似電源線に接続し、高電位実電源線VDDと高電位疑以 電源線VDDVとの間に第2基本セルの高しきい値電圧 のPチャンネ:MOSトランジスタからなら電源制御回 路を接続し、且の低電位実電流線VSSと低電位疑似電 源線との間に第2基本セルの高しきい値電圧のNチャン ネ:MOSトランジスタからなる電源制卸回路を接続す。10 図である。 る。モして、PチャンネルMOSトランジスキからなる 電源制御回路の自該PチャンネルMOSトランジスタの ゲートにはスリープ信号SLを、NチャンネルMOSト ランプスタからなる電源制御回路の当該NチャンネルM OSトランジスタのゲートにはスリープ信号SLの反転 信号を印加する。

【0034】また、電源制御回路の回路形式については、本実施例ではトランスワッゲート形式のものを示しているが、この形式に限られるものではない。すなわら、この電源制御回路は、既存の回路設計法に基づき、考えられられるあらゆる回路形式をとり得る。

#### [0035]

【発明の効果】以上から本発明によれば、低しさい値電圧の電界効果トランジスタをもつ第1基本サスからなるセステレイに対して、高しきい値電圧の電界効果トランジスタをもつ第2基本セルからなるセルテレイを隣接配置するので、1個のLSIチュブ上でセオ利用率を低下させることなり、高しさい値電圧のトランジスタと低しまい値電圧のトランジスタと低しまい値電圧のトランジスタと明したMT - CMOS回路を実現できる。

【0036】このMT-CMOS回路は、第1基本セルを論理回路群に、第2基本セルを電源制御回路に利用することにより実現できる。

### 【図面の簡単な説明】

【図1】 本発明の第1実施例のゲートアレイのLSI チップの概略図である。

【図2】 同第1実施例の第1基本セルの説明図である。

【図3】 同第1実施例の第2基本セルの説明図である。

【図4】 図1のA部分の結構例を示すセルの説明図である。

8

【図5】 図4に示すセルの等価回路の回路図である。

【図6】 第2実施例のゲートアレイのLSIチップの 概略图である。

【図7】 第3 実施例のゲートアレイがLS 1 チャブの 概略図である。

【図8】 第4実施例のゲートアレイのLSIチップの概略図である。

【図9】 図8のB部分の等価回路の回路図である。

【図10】 従来のゲートアレイのLSIチップの機略 の 図である。

【図11】 図10の基本セルの説明図である。

【図12】 図11の基本セルを使用した2人力NAN Dゲートの結締例を示す説明図である。

【図13】 図12の等価回路の回路図である。

【図14】 MT-CMOS回路技術の回路図である。 【符号の説明】

1:LSI# 7

2:第1基本セル、2A、2B、2C、2D、2E、2F: セルアレイ、201:n ウエル、202:p $^+$  領

20 域、203:n<sup>+</sup> 領域、204:ゲート電極
3:第2基本セル、3A、3B、3C、3D、3E、3
F、3G、3H:セル列(セルアレイ)、301:nウ

エル、302:p\*領域、303:ゲート電極

4:入出力バーファ用セル列

5:2層目配線

6:スンホー:

7、7':論理回路

8:電源制御回路

11:LS1=ップ

30 12:基本セ4、121:nウエ4、122:p\* 領域、123:n\* 領域、124:ゲート電極、12A: セルアレイ

13:入出力/シファ用セル列

1 4:論理回路


Q $1\sim$ Q4、Q $1'\sim$ Q4'、Q $11\sim$ Q14、Q $21\sim$ Q24:低しきい値電圧のMOSトランジフタ


QH1、QH2、QH11:高しさい値のPチャンネル MOSトランジスタ


V D D: 高電位実電源線

40 VDDV:高電位疑似電源線

VSS:低電位実電源線







- VDDV

- vss

